El proceso de fabricación básico de los circuitos integrados CMOS

 CMOS (Complementary Metal-Oxide Semiconductor) technology has developed into a mainstream process technology for semiconductor manufacturing since it was proposed by Wanlass and Sah in 1963. With the continuous development and improvement of key technologies such as local oxidation process of silicon, ion implantation technology, and lithography technology, the CMOS process has been widely used, and it follows Moore's law to continuously reduce the feature size y mejorar la integración.

El proceso de fabricación básico de los circuitos integrados CMOS

Frente Fin

En el proceso de {{0}}. 18 μm y debajo, el proceso frontal del circuito integrado CMOS forma principalmente la región de drenaje de origen del dispositivo. Método de aislamiento: 0. 18 μm o más: aislado por oxidación local (locos). 0.18 μm y debajo: el aislamiento de la zanja poco profunda (ITS) se usa para reducir la capacitancia parasitaria del área aislada y mejorar el rendimiento del circuito.

Formación de trampa: en el proceso 0. 18 μm, el pozo utiliza la tecnología Retrogradewell para optimizar el rendimiento del dispositivo.

Atrás Fin

El proceso de back-end completa la interconexión de metal del dispositivo.

Material de interconexión:

Más que {{0}}. 18μm: utilice principalmente aluminio metálico como material de interconexión. 0.18 μm y menos: aunque el aluminio aún se puede usar para interconexiones, el cobre se usa principalmente como un material de interconexión para reducir la resistividad y mejorar el rendimiento del circuito. Procesos de interconexión: incluyendo la formación de múltiples capas de cableado de metal y vías, así como contacto de metal-silicio.

0040-35057 Rev.C Soldadura, inserción de la válvula de hendidura, cámara de proceso

Pasos simplificados para 0. 18 μm de proceso CMOS

1. Preparación de suplato: seleccione el sustrato de silicona apropiado para la limpieza y el pretratamiento.

2. Crecimiento del óxido: se cultiva una capa delgada de óxido en el sustrato para actuar como una capa de enmascaramiento para procesos posteriores.

3.litografía y grabado: los patrones se forman utilizando fotolitografía y se transfieren a sustratos a través del proceso de grabado.

4. IMPLANTACIÓN DE INICIÓN: Según los requisitos del dispositivo, se llevan a cabo diferentes tipos de implantación de iones para formar áreas y trampas de drenaje de origen.

5. Annealización: los iones inyectados se recocen para restaurar el daño de la red y activar los átomos de impurezas.

6. Aislamiento de Estado: las ranuras poco profundas están grabadas en el área a aislarse y llenas de materiales como el óxido de silicio para formar una zona de aislamiento.

7. Interconexión metálica: se forman múltiples capas de cableado de metal y VIA para completar la interconexión de metal del dispositivo.

8. Pasación y encapsulación: se forma una capa de pasivación en la superficie del dispositivo y encapsulada para proteger el dispositivo y mejorar la confiabilidad.

0. 18 μm de proceso frontal de CMOS

Formación de zonas activas

Deposición de la capa de óxido de revestimiento y la capa de nitruro de silicio: en un sustrato de silicio de tipo P o una capa epitaxial de tipo P, una capa de dióxido de silicio (SIO₂) se cultiva por primera vez por la oxidación térmica como una capa de óxido de revestimiento para aliviar el estrés entre el subsecutivo de silicio (Si₃n₄). A continuación, se deposita una capa de nitruro de silicio como una capa de máscara dura para los pasos de grabado posteriores.

Litografía y grabado: la exposición y el desarrollo se realizan utilizando 1 placa de litografía para eliminar la fotorresistencia de las áreas aisladas del dispositivo. Posteriormente, el nitruro de silicio, el óxido de revestimiento y parte del silicio que no están cubiertos por el fotorresistente se eliminan mediante grabado húmedo o seco, formando una estructura preliminar de aislamiento de ritmo poco profundo (ITS).

Crecimiento térmico y planarización de la sílice: después de que se retira la fotorresistencia, se cultiva una capa de sílice en la parte inferior y las paredes laterales de la ranura poco profunda mediante oxidación térmica, llamada redoningóxido, que se usa para suavizar las hormigas afiladas de la parte inferior del surco poco profundo para reducir la reducción de la tensión de desglose y la generación de fugas. A continuación, se deposita y densifica una capa de sílice utilizando deposición de vapor de baja presión (LPCVD). Finalmente, un proceso de planarización se lleva a cabo mediante pulido mecánico químico (CMP) para garantizar el progreso suave del proceso posterior.

La eliminación del nitruro de silicio y el crecimiento de la capa de óxido final: después de que se eliminan la capa de nitruro de silicio y parte de la capa de sílice, se cultiva una capa de dióxido de silicio a 900 grados como una capa de barrera para la implantación de iones posteriores.

0040-50414 Válvula de hendidura de la puerta sin waffle 200 eMax

Formación de n-trampas y trampas P

Formación de n-trampas: exposición y desarrollo utilizando 2 placas de litografía para eliminar la fotorresistencia en el área de N-Trap. Posteriormente, se inyecta un ion de fósforo (P) de alta energía de alta energía para formar una trampa N. El arsénico (AS) se inyecta a una energía más baja para evitar la penetración entre las fuentes de PMOS y los desagües. Finalmente, una inyección de baja energía de As se usa para regular el voltaje de encendido de los PMO. Esta distribución de energía y dosis de alta a baja crea el llamado retrogradewell. Formación de trampas P: después de eliminar la fotorresistencia, la litografía de las trampas P se realiza utilizando 3 placas de litografía. Posteriormente, se inyecta un ion de boro (B) de alta energía y alta energía para formar una trampa P. A continuación, B se inyecta a una energía más baja para evitar penetraciones entre las fuentes de NMOS y los desagües. Finalmente, se utiliza una inyección B de baja energía B para regular el voltaje de encendido de los NMO.

Formación de puerta

Crecimiento del óxido de puerta y deposición de polisilicio: después de la formación de la trampa N y la trampa P, se elimina la capa de óxido y se limpia la oblea. Luego, la capa de óxido de puerta de crecimiento térmico se mantiene a 800 grados. A continuación, se deposita una capa de polisilicio como material de puerta.

Litografía y corrosión de la puerta: la litografía de la puerta se realiza utilizando una placa de litografía 4-, y el polisilicio no deseado se elimina por grabado seco para formar una puerta e interconexión policristalina del dispositivo.

Formación del drenaje de fuente de dopaje de luz (LDD).

Formación de NMOSLDD: después de la formación de la puerta, se lleva a cabo la oxidación policristalina y se cultiva una capa de sílice térmicamente en la puerta policristalina. La litografía de NMOSLDD se realizó utilizando una placa de litografía 5-, seguida de la implantación de baja energía como iones para formar una región de fuga ligeramente dopada (NLDD) de NMOS.

Formación de PMOSLDD: Después de eliminar la fotorresistencia, la fotolitografía de PMOSLDD se realiza utilizando 6 placas de litografía. A continuación, se inyectan iones B de baja energía para formar una región de origen de origen ligeramente dopada (PLDD) de PMOS. Dado que B se difunde más rápido que AS, la energía de inyección de PLDD es menor que la de NLDD.

La producción de espaciadores

Deposición y corrosión: una capa de TEOS (tetraetoxisilano) se deposita en el disco como precursor del espaciador. Esto es seguido por la corrosión seca isotrópica, que retiene los TEO en la pared lateral de la puerta Polisilicon para formar un espaciador. Recocido térmico rapido: se realiza el recocido térmico rápido de alta temperatura (RTA) en el LDD inyectado para activar los átomos de impureza inyectados y reparar el daño de la tecnología de la atención. El papel del espaciador es bloquear la inyección de fuga posterior posterior y lograr la autoalineación del proceso.

Formación de NMOS y Drenajes de la fuente de PMOS

Inyección de drenaje de fuente NMOS: después de fabricar el espaciador, una capa delgada de óxido se cultiva térmicamente como una barrera de inyección. Se usó una placa de litografía 7- para la litografía del drenaje de origen NMOS, seguido de la implantación de alta energía como iones para formar la región de drenaje de origen de los NMO.

Inyección del drenaje de la fuente PMOS: después de eliminar la fotorresistencia, la litografía del drenaje de la fuente PMOS se realiza utilizando una placa litográfica 8-. A continuación, se inyecta el ion BF₂ (BF₂ es un compuesto de B que se utiliza para aumentar la concentración de dopaje de PMOS Fuente-drrain) para formar la región de origen de la fuente de PMO. Debido a la gran masa de iones BF₂, la energía de inyección es relativamente baja.

Hasta ahora, se han completado los pasos principales del proceso de front-end CMOS 0. 18 μm, incluida la formación de la región activa, la fabricación de los pozos N y P, la formación de puertas, la formación de la fuente de dopaje de luz y la drenaje, la fabricación de espaciadores y la formación de nmos y fuentes de PMOS. Juntos, estos pasos forman la estructura básica de un circuito integrado CMOS y proporcionan la base para los procesos de fondo posteriores (interconexiones de metal, etc.).

0. 18 ° proceso de interconexión de aluminio de back -end de back -end

En el proceso de interconexión de aluminio de fondo, lo principal es la fabricación de la interconexión de metal, y los siguientes son los pasos detallados de 6-} interconexión de aluminio de capa:

Fabricación de contacto

Deposición y planarización de los medios: Primero, se deposita una capa de TEOS (tetraetoxisilano) como la capa de medios base, seguida de la deposición de TEO (BPSG) dopado con B y P para mejorar la fluidez y la cobertura de paso del medio. Finalmente, CMP lleva a cabo un proceso de planarización (pulir el pulido mecánico químico) para hacer que la superficie del disco más plana.

Litografía y corrosión de agujeros de contacto: los orificios de contacto son litografía utilizando una placa de litografía específica, y luego se realiza un grabado seco para eliminar la capa dieléctrica que no está cubierta por la fotorresistencia para formar los agujeros de contacto.

Relleno de orificio de contacto: Ti (titanio), estaño (nitruro de titanio) y W (tungsteno) se depositan, donde Ti y estaño se usan como capas de adhesión y barrera, y W se usa como material de relleno. El exceso de W en la superficie es eliminado por el CMP de W, y solo se conserva la W dentro del orificio de contacto, formando la estructura final del orificio de contacto.

La fabricación de la primera capa de metal

Deposición del metal: después de fabricar el orificio de contacto, se depositan Ti, Alcu (aleación de aluminio-cobre) y estaño, con Alcu como material conductor principal, y Ti y estaño como la capa de adhesión y la capa de barrera respectivamente.

Primera capa Litografía y grabado: la litografía se realiza utilizando una placa de litografía de la primera capa de metal, y luego la capa de metal que no está cubierta por la fotorresistencia se elimina mediante el grabado para formar una estructura interconectada de la primera capa de metal.

Fabricación de agujeros a través y capas de metales posteriores

Proceso de orificio a través de los agujeros: los agujeros a través se realizan en un proceso similar para los agujeros de contacto y se utilizan para conectar circuitos entre diferentes capas de metal. Proceso de capa de metal: a partir de la segunda capa de metal, la producción de cada capa de metal incluye depósitos de metal, fotolitografía, grabado y otros pasos. A medida que aumenta el número de capas metálicas, el grosor de la capa metálica aumenta en consecuencia para resistir corrientes más altas y proporcionar una mejor disipación de calor. Sección y sección finales de metal: después de que se han fabricado todas las capas de metal, el dispositivo se corta y el disco se corta en chips individuales.

Pasivación y la fabricación de almohadillas

Deposición de la capa de pasivación: después de completar la capa superior de metal, SIO₂ y Si₃n₄ se depositan como capas de pasivación para proteger el chip del daño del entorno externo.

Litografía y corrosión de la almohadilla: la litografía de la almohadilla se lleva a cabo utilizando una placa de litografía específica, y luego la capa de pasivación en la almohadilla que debe ser LED se elimina mediante el grabado para formar el área de la almohadilla del plomo.

0. 18 μmcmos Back End Copper Process

La principal diferencia entre el proceso de interconexión de cobre y el proceso de interconexión de aluminio es el uso de cobre como material de interconexión de metal y el uso de un dieléctrico bajo en K como material de aislamiento entre las capas metálicas. Los siguientes son los pasos detallados del proceso de interconexión de cobre:

Deposición de medios pre-metal

Deposición de medios y planarización: Primero, los TEO sin dopar se depositan como la capa de medios base, seguido de la deposición de BPSG y la densificación y la planarización de alta temperatura. Luego se deposita una capa adicional de TEOS sin dopar como la capa dieléctrica pre-metal final.

Fabricación de agujeros de contacto

Litografía y corrosión del orificio de contacto: similar al proceso de interconexión de aluminio, los agujeros de contacto se litografían usando una placa de litografía específica, y luego la corrosión elimina la capa dieléctrica que no está cubierta por la fotoresista.

Relleno de orificio de contacto: una capa delgada de Ti y estaño se deposita como una capa de adhesión y barrera mediante el método de CVD (deposición de vapor químico), seguido de la deposición de W para el llenado. El exceso de W en la superficie es eliminado por el CMP de W, y se forma la estructura de poro de contacto final.

Fabricación de la capa de metal 1

Deposición dieléctrica de bajo K: recubrimiento de dieléctrico de bajo K para reducir la capacitancia parásita. Litografía y grabado de la capa de metal: SIO₂ se deposita como la capa final del grabado, y luego la litografía y el grabado de metal 1 se llevan a cabo para formar una ranura llena de metal 1-.

Llenado de cobre y CMP: TA se deposita como una capa infiltrante de cobre, y luego las ranuras de llenado de cobre se depositan utilizando el método CVD. CMP elimina el exceso de cobre en la superficie para formar una estructura interconectada del metal 1.

Fabricación de la capa de metal 2

Barrera de grabado y baja deposición de medios de K: el SIN se deposita como la capa de barrera de grabado, y luego los medios K bajos y los sio₂ están recubiertos como la capa final de grabado y la capa de relleno. La litografía y el grabado de los agujeros y las capas metálicas: la litografía y el grabado de los agujeros 1 se llevan a cabo para formar una estructura de agujeros. Esto es seguido por la fotolitografía y el grabado del metal 2 para formar un patrón de metal 2.

Llenado de cobre y CMP: la capa infiltrada TA se deposita con PVD, seguido de la ranura se llena con cobre depositado por CVD. CMP elimina el exceso de cobre en la superficie para formar una estructura interconectada del metal 2.

Fabricación de interconexiones y almohadillas de metal multicapa

Fabricación posterior de la capa metálica: el proceso de fabricación del metal 3 y su capa superior es similar al del metal 2, incluida la deposición de capas de barrera de grabado, medios de bajo K, sio₂, litografía, grabado, relleno de cobre y CMP.

Pasación y fabricación de almohadillas: después de completar la capa superior de metal, Si₃n₄ y SiO₂ se depositan por el método PECVD como la capa protectora de pasivación del dispositivo, y luego la almohadilla es fotolitografía y el tratamiento de corrosión se lleva a cabo para formar el área de la almohadilla del plomo.

A través de los pasos anteriores, se completó todo el proceso de fabricación del proceso de interconexión de cobre 0}. 18 μm de 18 μm.